当前位置: 首页 > 科技资讯 > 台积电A14P制程蓄势待发:2028年预计引入High NA EUV光刻革新

台积电A14P制程蓄势待发:2028年预计引入High NA EUV光刻革新

发布时间:2024-07-29 17:08:37 作者:电子资源网 阅读:1次

近日消息,台积电预计将于2028年在其A14P制程技术中集成最新的High NA EUV光刻技术,这一革新之举预示着半导体制造领域将迎来又一重要里程碑。

台积电A14P制程蓄势待发:2028年预计引入High NA EUV光刻革新

台积电目前正式公布的最先进制程为 A16,该工艺将支持背面供电网络(BSPDN),定于 2026 下半年量产。从目前消息来看,在 A16 上台积电仍将采用传统的 Low NA (0.33NA) EUV 光刻机。

台媒在报道中表示,台积电在 A16 后的下一代工艺 A14 预计于 2026 上半年进入风险试产阶段,最快 2027 年三季度量产,该节点的主力光刻设备仍将是 ASML 的 NXE:3800E Low NA EUV 机台。

而在 A14 改进版 A14P 中,台积电有望正式启用 High NA EUV 光刻技术,该节点在时间上大致落在 2028 年。

台积电将在 2030 年后进入 A10 等更先进世代,届时会全面导入 High NA EUV 技术,进一步改进制程技术的成本与效能。

报道还提到,台积电已完成量产用 ASML High NA EUV 光刻机的首阶段采购。

而在研发用机台方面,ASML 此前已经披露,将在 2024 年内交付台积电的首台 High NA EUV 光刻机,价值达 3.8 亿美元(当前约 27.62 亿元人民币)。

台积电的先进代工竞争对手中,英特尔明确将在 Intel A14 节点使用 High NA 光刻;三星电子虽早已向 ASML 下单 High NA EUV 光刻机但未明确何时启用;Rapidus 的 High NA 节点至少也要等到 2nm 后。

台积电耗资数十亿美元,再次扩建亚利桑那州工厂迎接新里程碑

11月9日台积电最新消息,台积电计划斥资数十亿美元扩建美国亚利桑那州工厂,想打造一座尖端半导体工厂。

台积电计划斥资数十亿美元扩建美国亚利桑那州工厂

据知情人士透露,台积电计划未来几个月内宣布,将在亚利桑那州菲尼克斯市北部建立一座尖端半导体工厂,毗邻该公司 2020 年宣布建造的另一家芯片工厂。知情人士称预计投资规模将与两年前承诺的 120 亿美元(约 868.8 亿元人民币)大致相当。

2020 年 5 月,台积电宣布,将投资 120 亿美元在美国亚利桑那州新建一座晶圆厂。该工厂于 2021 年 6 月动工建设,预计将于 2024 年投产。

根据此前报道,台积电 2020 年宣布建造的亚利桑那州工厂建成后预计将采用 5nm 制程工艺为相关客户代工晶圆,月产能将达 20000 片,客户包括英伟达、高通和苹果等。

台积电迈入晶圆代工新篇章,市场规模预期倍增,开启2.0时代新纪元

7月19日消息,在最近的台积电法人说明会上,台积电的董事长及总裁魏哲家提出了一个全新理念——“晶圆代工2.0”,旨在重塑并升级晶圆代工业的未来发展方向。

台积电迈入晶圆代工新篇章,市场规模预期倍增,开启2.0时代新纪元

"晶圆代工2.0"不仅包括传统的晶圆制造,还涵盖了封装、测试、光罩制作等环节,以及所有除存储芯片外的整合元件制造商(IDM)。

台积电财务长黄仁昭进一步解释称,"晶圆制造2.0"的提出是为了适应IDM厂商介入代工市场的趋势,晶圆代工的界线逐渐模糊,因此扩大了定义。

他强调,台积电将专注于最先进后段封测技术,以帮助客户制造前瞻性产品。

新定义下,台积电对应的市场规模翻一番,2023年晶圆代工行业的规模约为1150亿美元,新定义下则接近2500亿美元。

虽然台积电今年一季度的市占率已经高达61.7%,但是按照“晶圆代工2.0”定义,台积电自己计算2023年晶圆代工业务市占率仅为28%。

魏哲家还表示,在新的定义下,预计2024年晶圆代工产业规模将继续增长10%。

台积电创新突破:“方”代“圆”FOPLP封装技术,专业团队领航半导体未来

7月16日消息,半导体巨头台积电近日宣布了一项重要进展,即已成立专项小组,致力于开发革命性的扇出型面板级封装技术(FOPLP)。这项创新旨在打破传统,用“方形”设计理念取代以往的“圆形”晶圆封装模式,引领行业迈向更高集成度与效能的新纪元。

台积电创新突破:“方”代“圆”FOPLP封装技术,专业团队领航半导体未来

台积电于 2016 年着手开发名为 InFO(整合扇出型封装)的 FOWLP(扇出型晶圆级封装)技术,用于 iPhone 7 系列手机的 A10 芯片上,之后封测厂积极推广 FOWLP 方案,希望用更低的生产成本吸引客户。

只是现阶段 FOWLP 封装方案在技术方面没有太大的突破,在终端应用方面依然停留在 PMIC(电源管理 IC)等成熟工艺产品上。

而最新消息称台积电这次组建了专业的研发团队,计划研发长 515 毫米、宽 510 毫米的矩形半导体基板,将先进封装技术从 wafer level(晶圆级)转换到 panel level(面板级)。

台积电发展的 FOPLP 可视为矩形的 InFO,具备低单位成本及大尺寸封装的优势,在技术上可进一步整合台积 3D fabric 平台上其他技术,发展出 2.5D / 3D 等先进封装,以提供高端产品应用服务。

台积电的 FOPLP 可以想象成矩形的 CoWoS,目前产品锁定 AI GPU 领域,主要客户是英伟达,如果该项目推进顺利,最早会在 2026-2027 年亮相。

渝ICP备20008086号-14 违法和不良信息举报/未成年人举报:dzjswcom@163.com

CopyRight©2003-2018 违法和不良信息举报(12377) All Right Reserved