晶合集成光刻掩模版惊艳登场，行业迎来继台积电、中芯国际后第三大综合代工巨擘

7月24日消息，晶合集成电路股份有限公司（晶合集成）于7月22日成功展示了安徽省首片自主研发的半导体光刻掩模版，标志着安徽省在半导体核心技术领域取得突破性进展，显著增强了本土半导体产业的自给自足能力及国际竞争力。

晶合集成表示，光刻掩模版成功亮相，标志着该公司在晶圆代工领域成为台积电、中芯国际之后，可提供资料、光刻掩模版、晶圆代工全方位服务的综合性企业。

据介绍，掩模版是连通芯片设计和制造的纽带，用于承载设计图形，通过光线透射将设计图形转移到光刻胶上，是光刻工艺中不可或缺的部件。

晶合集成目前可提供 28-150 纳米的光刻掩模版服务，将于今年四季度正式量产，服务范围包括光刻掩模版设计、制造、测试及认证等，计划为晶合客户提供 4 万片 / 年的产能支持。

查询公开资料获悉，晶合集成成立于 2015 年 5 月，由合肥市建设投资控股（集团）有限公司与力晶创新投资控股股份有限公司合资建设，位于合肥市新站高新技术产业开发区综合保税区内，是安徽省首家 12 英寸晶圆代工企业。

晶合集成专注于半导体晶圆生产代工服务，为客户提供 150-40 纳米不同制程工艺。2023 年 5 月，晶合集成正式在上海证券交易所科创板挂牌上市，成为安徽省首家成功登陆资本市场的纯晶圆代工企业。

晶合集成已实现显示驱动芯片（DDIC）、微控制器（MCU）、CMOS 图像传感器（CIS）、电源管理（PMIC）、逻辑应用（Logic）等平台各类产品量产，产品应用涵盖消费电子、智能手机、智能家电、安防、工控、车用电子等领域。

台积电背供技术：瞄准2026量产，革新高效能，挑战生产极限与成本壁垒

7月4日消息，台积电宣布其背面供电（Backside Power Delivery，简称BSPD）技术已步入研发关键阶段，目标锁定于2026年实现大规模量产。

这一突破性技术被赞誉为半导体领域最直接且高效的解决方案，旨在解决当前高性能芯片面临的供电难题，尤其是在晶体管尺寸不断缩小、密度急剧增加的背景下，传统供电方式已难以满足日益增长的电力需求。

为什么要背面供电网络？

由于晶体管越来越小，密度越来越高，堆叠层数也越来越多，因此想要为晶体管供电和传输数据信号，需要穿过 10-20 层堆栈，大大提高了线路设计的复杂程度。

背面供电技术（BSPDN）将原先和晶体管一同排布的供电网络直接转移到晶体管的背面重新排布，也是晶体管三维结构上的一种创新。

该技术可以在增加单位面积内晶体管密度的同时，避免晶体管和电源网络之间的信号干扰，减轻线路后端的布线拥塞并提供电源性能优势，增强芯片的可靠性。

技术难点

背面供电的难点在于需要打磨晶圆（wafer）背面，让其薄到将近可以接触电晶体，但同时，这样会使晶圆刚性大打折扣，因此必须在晶圆正面键合一片载体晶圆（carrier wafer），来承载背面制造过程。

另外在 nTSV（纳米硅穿孔）工艺中，为要确保纳米级孔中铜金属涂布均匀，也需要更多设备协助检测。

台积电的更为直接、高效

查询公开资料，全球背面供电网络技术目前有 3 种解决方案：

英特尔的 PowerVia

比利时微电子研究中心（imec）的 Buried Power Rail

台积电的 Super PowerRail

晶体管由四个主要组件组成，包括源极、汲极、通道和闸极。源极是电流流入晶体管的入口，而汲极是出口；通道和栅极依序负责协调电子的运动。

台积电的 A16 节点制程技术中的电力传输线直接连接到源极和汲极，因此要比英特尔的背面供电技术更加复杂。台积电表示，其决定采用更复杂的设计原因是有助于提高客户芯片的效能。

台积电表示在相同工作电压（Vdd）下，使用 Super PowerRail 的 A16 节点运算速度要比 N2P 快 8~10%；相同运算速度下，功耗降低 15%~20%，芯片密度提升高达 1.10 倍。

台积电所采用方式最直接、有效，但代价是生产复杂且昂贵。为反映价值，台积电在价格方面也进行调整，据悉先进制程部分已成功涨价，并在明年 1 月开始涨价，特别针对 3nm / 5nm AI 产品线，调整 5%～10%。

台积电2纳米制程迈入试产阶段：苹果锁定首批产能，iPhone 17或将首发搭载

7月15日消息，台积电先进的2纳米制程技术已进入关键时刻，据悉于本周正式启动试生产阶段。此番举动标志着半导体制造工艺的重大飞跃，其中，苹果公司凭借其行业影响力与台积电的长期合作关系，预期将率先获得这一尖端制程的首批产能。

台积电 2nm 制程芯片测试、生产与零组件等设备已在二季度初期入厂装机，本周将在新竹宝山新建晶圆厂进行 2nm 制程试产，并计划 2025 年量产，消息称预计由 iPhone 17 系列搭载。

注：iPhone 15 Pro 搭载采用台积电 3nm 工艺（N3B）制造的 A17 Pro 芯片；M4 iPad Pro 采用了下一代 3nm 技术（N3E）。消息称台积电 2nm 性能将比 3nm 提升 10～15%，功耗最高降低 30%。

此外，苹果 M5 芯片规划 2025 年跟进 SoIC（系统整合芯片）封装并量产，SoIC 技术是将多个不同功能芯片垂直堆叠，形成紧密的三维结构。

半导体业内人士表示，随着 SoC（系统单芯片）越来越大，未来 12 寸晶圆可能只能摆放一颗芯片，这对于晶圆代工厂良率及产能均是极大挑战。因此台积电加速研发 SoIC，希望通过立体堆叠芯片技术，满足芯片所需晶体管数量等要求。

供应链透露，相对于 AI 芯片，苹果芯片的 SoIC 制作相对容易，台积电目前 SoIC 月产能约 4 千片，明年将至少扩大一倍。

台积电HPC芯片业务强势崛起，二季度营收首破半壁江山，AI需求点燃市场热情

近日消息，台积电发布财报，第二季度业绩取得里程碑式成就，其超过50%的营收源自高性能运算（HPC）领域，首度实现HPC业务占总收入比例过半。

此番历史性转变，直接归功于人工智能（AI）市场的迅猛扩张，凸显了台积电在全球科技趋势中的核心地位与强劲增长动力。

长期以来，台积电的营收主要依赖苹果 iPhone 以及智能手机产业。然而，随着 AI 技术的快速发展，台积电迅速转型为人工智能加速器的主要供应商。目前，台积电为英伟达、AMD 等公司生产炙手可热的 AI 训练芯片，同时还为高通提供搭载 AI 功能的笔记本电脑处理器。

台积电的这一转变标志着全球产业从智能手机时代向 AI 时代的重大转移。智能手机业务曾经占到台积电营收的大部分，如今已降至三分之一左右。而 AI 业务的增长势头强劲，预计未来几年将进一步扩大领先优势。

财报显示，台积电第二季度利润和营业利润均超出预期，并上调了全年营收增长预测。公司首席执行官魏哲家表示，HPC 业务营收较上一季度增长 28%，且目前台积电的每个客户都在其产品中整合了 AI 技术。

魏哲家强调，目前 AI 芯片需求极高，公司正在全力满足客户需求。他表示，希望能在 2025 或 2026 年实现供需平衡。